文章来源：http://www.sohu.com/a/201538475_422386

原標題：原創｜高速PCB設計中，處理關鍵信號的注意事項本期講解的是PCB設計中關鍵信號的注意事項。一、關鍵信號的識別關鍵信號通常包括以下信號：時鐘信號（*CLK*）,復位信號（*rest*,*rst*）,JTAG信號(*TCK*)二、處理關鍵信號的注意事項1.時鐘、復位、100M以上信號及一些關鍵的總線信號等與其他信號線布線必須滿足3W原則，且不跨分割，跨分割時需盡量短，至少有一個參考平面，最好是GND，鏈路上過孔盡量少，提示3W原則：邊緣間距大于或等于2倍的線寬Display/segmentsovervoids,檢查跨分割。2.關鍵信號，JTAG信號的走線拓撲滿足仿真報告中的要求，?JTAG信號一般由5根測試信號，分別為：TCK、TDI、TDO,TMS,TREST#3.除時序要求外關鍵信號布局盡量短。4.檢查JTAG信號的匹配放置的位置。5.所有關鍵信號必須使用信號本身的過孔來做ICT測試點，不允許引出stub來加測試點。6.時鐘信號盡量走在單板內層且少打過孔，表層盡量短。關鍵信號不能參考12v電源平面。以上便是高速PCB設計中關鍵信號的一些注意事項，你掌握了嗎？學習PCB設計技術，請繼續關注【快點兒PCB學院】公眾號。返回搜狐，查看更多責任編輯：聲明：本文由入駐搜狐號的作者撰寫，除搜狐官方賬號外，觀點僅代表作者本人，不代表搜狐立場。閱讀()

關鍵字標籤：更多產品資訊